横浜国立大学 研究者ナビ

研究概要

電子デバイスの発展は現在まで人の暮らしを豊かにするために貢献してきましたが、今後は国際社会共通の目標である持続可能な社会実現（SDGs）のための根幹技術としての役割が求められています。
しかしロジックデバイスの最先端技術は限られた大手のデバイス製造企業が極紫外線（EUV）リソグラフィ露光機などの超高額の装置を揃えた製造拠点を形成するなど多額の研究開発とインフラへの投資をしなければ製造不可能となっています。この現状を打破する可能性をもつ技術が、平面での微細工程に依存せずデバイスを立体的に積層し高集積化、高速化、低消費電力化が達成可能な三次元実装です。私の研究ではこの三次元実装における主要プロセスの研究開発を進めています。

アドバンテージ

世界最大の半導体コンソーシアム、ベルギーimecにて10年間常勤研究員として所属し、三次元実装の研究に従事した経験があり、実用化へ向けた企業との共同研究開発と学術的な観点での研究の両方を経験しています。大学でも引き続き実用化を見据えた研究を進めています。
私の主宰する研究室ではハイブリッド接合に向けた「めっき」、「CMP」、「直接接合」すべての研究を進める世界でも数少ない研究室です。さらにはプレアセンブリ技術（ダイシング、ダイレベル洗浄等）に関する研究も行う予定です。

事例紹介

プラズマ表面活性化接合のメカニズム解析

半導体配線材料の化学機械研磨(CMP)の研究

多元系配線材料の要素技術、信頼性評価

新規半導体配線材料のめっき法による形成

選択成長技術を用いたハイブリッド接合の検討

新規ダイシング技術の開発

有機材料評価

主な所属学会

IEEE / The Electrochemical Society / エレクトロニクス実装学会

主な論文

"Area-Selective Electroless Deposition of Cu for Hybrid Bonding” IEEE Electron Device Letters (2021)
“Influence of composition of SiCN as interfacial layer on plasma activated direct bonding” ECS Journal of Solid State Science and Technology (2019)
“Influence of Si wafer thinning processes on (sub)surface defects”Applied Surface Science (2017)

主な特許

US Patent App. 14/343,509 “Catalyst adsorption method and catalyst adsorption device”
US Patent App. 14/429,702 “Substrate processing method for supporting a catalyst particle for plating process”
US Patent 10418339 “3D Packaging Method for Semiconductor Components

主な研究機器・設備

不活性雰囲気下 ウエハ接合強度測定装置
超音波顕微鏡(SAM)
リフロー炉
ナノインデンター
4点/3点曲げ試験装置
UHV直接接合装置
In-Situ腐食測定器(CMPダイナミック電気化学測定器)
CMP装置
めっき装置
ゼータポテンシャル測定装置
ポテンシオスタット
回転電極
ダイナミック電気化学測装置

主な地域活動（国内、特に神奈川県内）

3DHI