横浜国立大学 研究者ナビ

研究概要

AIの進展に伴い、半導体は微細化だけでなく、チップレットや3D集積によるシステム統合が重要になっています。当研究室では、ハイブリッド接合を中心とした先端半導体実装技術を対象に、界面科学に基づく材料・プロセス・信頼性の研究を行っています。さらに、国内外の大学・研究機関・企業との共同研究を通じて、基礎研究から社会実装までを一貫して推進するとともに、産学官連携による半導体オープンイノベーションエコシステムの構築と次世代人材の育成にも取り組んでいます。

アドバンテージ

当研究室では、材料・プロセス・実装・信頼性を「界面科学」でつなぐ独自の研究アプローチにより、先端半導体実装技術を体系的に研究しています。さらに、国内外100社以上が参画する産学官連携や世界トップレベルの大学・研究機関との国際共同研究を通じて、基礎研究から社会実装、人材育成までを一体的に推進しています。世界の半導体エコシステムと連携しながら、新たな技術と価値の創出を目指しています。

事例紹介

プラズマ表面活性化接合のメカニズム解析

半導体配線材料の化学機械研磨(CMP)の研究

多元系配線材料の要素技術、信頼性評価

新規半導体配線材料のめっき法による形成

選択成長技術を用いたハイブリッド接合の検討

新規ダイシング技術の開発

有機材料評価

主な所属学会

IEEE / The Electrochemical Society / エレクトロニクス実装学会

主な論文

Surface Chemistry Effects on Bond Wave Dynamics and Distortion-Induced Scaling Errors during Plasma-Activated Direct Bonding of SiCN　ACS Applied Electronic Materials 8 (9), 4294-4303
Material-mechanistic interplay in SiCN wafer bonding for 3D integration　ACS omega 10 (25), 27575-27584
Temporary Direct Bonding by Low Temperature Deposited SiO2 for Chiplet Applications ACS Applied Electronic Materials 6 (4), 2449-2456

主な特許

US Patent App. 14/343,509 “Catalyst adsorption method and catalyst adsorption device”
US Patent App. 14/429,702 “Substrate processing method for supporting a catalyst particle for plating process”
US Patent 10418339 “3D Packaging Method for Semiconductor Components

主な研究機器・設備

プラズマ活性化装置(300mm対応)
ボンドウェーブ測定装置(300mm対応)
先端半導体検査装置(300mm対応)

主な地域活動（国内、特に神奈川県内）

LSTC ３Dパッケージング部門
北海道大学　クロスアポイントメント
3DHI 代表